# 论文阅读卡 02：AnalogXpert

## 一、基本信息

| | |
|---|---|
| **论文名称** | AnalogXpert: Automating Analog Topology Synthesis by Incorporating Circuit Design Expertise into Large Language Models |
| **作者** | Haoyi Zhang、Shizhao Sun、Yibo Lin、Runsheng Wang、Jiang Bian |
| **书目信息** | 2025 International Symposium of Electronics Design Automation（ISEDA 2025）；会议论文 |
| **论文链接** | https://arxiv.org/abs/2412.19824 |
| **DOI** | 10.1109/ISEDA65950.2025.11100627 |

## 二、研究问题：作者想解决什么？

能否让大语言模型结合模拟电路设计经验，根据明确的结构要求，自动生成合理的模拟电路拓扑?

研究对象是拓扑综合：确定选用哪些子电路以及它们如何连接。论文的输入是级数、信号类型、负载等结构要求；不是仅凭增益、带宽等性能指标端到端完成设计。

## 三、核心技术路线

1. **设计要求输入**：给出电路级数、输入／输出信号类型、拓扑、负载或补偿方式等结构条件。

2. **子电路库表示**：将差分对、电流镜、共源级及电阻、电容等作为可组合模块，用子电路级 SPICE 网表表示。

3. **分步生成**：借助 CoT 先选择模块，再确定模块间连接；同时提供设计要求相近的参考案例。

4. **规则校对**：确定性程序标注端口类型，并检查模块选择错误与连接错误。

5. **反馈修正**：把违规规则、错误信息及历史记录反馈给大语言模型，迭代生成，直至满足要求或达到轮数上限。

## 四、关键概念速记

| | |
|---|---|
| **拓扑综合** | 确定电路模块、器件及连接关系；与确定晶体管尺寸的 sizing 不同。 |
| **子电路库** | 将常用电路结构封装成可复用模块，降低生成时的组合复杂度。 |
| **SPICE 网表** | 以文本描述电路模块、端口与连接；本文输出子电路级网表。 |
| **CoT** | 分步推理提示；本文将生成任务拆成模块选择和模块连接两步。 |
| **上下文学习** | 在提示中提供结构要求相近的设计案例，不因本任务更新模型权重。 |
| **Proofreading** | 基于人工设计经验编写的规则校对；检查程序不是另一个 LLM。 |
| **Training-free** | 无需为该任务重新训练或微调大语言模型；并非模型从未预训练。 |

## 五、模型如何利用电路设计经验?

### 1. 将常用结构封装成子电路

模块库提供符合领域知识的基本单元。模型先选单元再连接，避免从单个器件开始自由组合；库可扩展，但结果仍受现有模块覆盖范围影响。

### 2. 分步骤提示 + 相似案例

CoT 引导先选块再连接；上下文学习将设计要求相近的案例放入提示，提供可参考的结构。两者引导当前生成，不通过反向传播改变 LLM 参数。

### 3. 人工经验规则校对

程序为端口标注电流输出 I/O、电流输入 I/I 和电压 V，检查子电路类型及连接规则；例如检查端口悬空或差分输入级选择错误。检测结果和生成历史交还模型修正。（原文第 4—5 页，图 4）

注意：规则校对不等同于 SPICE 性能仿真；通过规则检查不自动证明增益、带宽、稳定性或版图满足要求。

## 六、实验设置与成功率定义

基础模型：主方法 AnalogXpert 使用 GPT-4o，论文还测试 GPT-3.5 Turbo 结合本方法。真实任务取自商业工具 AnalogDesignToolbox，选取 30 个拓扑；合成任务由子电路库随机生成，共 2,000 个，覆盖 1—3 级及是否给定额外模块等任务。

真实任务由人工核对模块和连接是否符合要求；合成任务由程序检查是否违反基本规则。两个数据集的正确性判据不同，因此其成功率不能直接视为同一难度或同一评价标准。（原文第 4—5 页）

## 七、实验一：与基线方法比较

| 方法 | 合成任务 | 真实任务 |
| --- | --- | --- |
| GPT-3.5 Turbo | 1/100（1%） | 1/30（3%） |
| GPT-4o | 3/100（3%） | 1/30（3%） |
| AnalogCoder | 8/100（8%） | 2/30（原文写 6%） |
| GPT-3.5 Turbo + 本框架 | 562/2000（28%） | 0/30（0%） |
| AnalogXpert（GPT-4o，10R） | 801/2000（40%） | 7/30（23%） |

表中百分比沿用论文表 II；2/30 约为 6.7%。纯 GPT-3.5、GPT-4o 与 AnalogCoder 只在 100 个合成案例上测试并由人工检查；本框架在 2,000 个案例上采用自动检查，因此结果比较还需考虑样本数和检查方式差异。

## 八、实验二：消融与校对轮数

| 设置 | 合成成功数／总数 | 原文成功率 |
| --- | --- | --- |
| 完整方法：10R | 801/2000 | 40% |
| 去掉 CoT 和上下文学习 | 629/2000 | 31% |
| 去掉 proofreading | 149/2000 | 7% |
| 1R | 226/2000 | 11% |
| 5R | 520/2000 | 26% |

这些消融只在合成任务上进行。论文表 II 显示，去掉规则校对后的成功率下降更明显；更多校对轮数对应更高成功率，但也意味着更多迭代，论文表格没有给出完整的调用成本比较。

## 九、实验三：真实电路案例与错误分析

论文图 5 展示三个真实案例。示例错误包括：电流输入／输出端口悬空；误选 NMOS／PMOS 级联模块类型；两级电路的第二级输入连接不正确。作者展示了错误拓扑经校对后得到修正的案例。

这些案例说明规则反馈能够帮助纠正部分结构性错误，但展示案例不等于证明所有错误都能自动发现。

## 十、主要贡献与局限性

### 主要贡献

- 将明确结构条件下的拓扑综合表述为子电路级 SPICE 网表生成，并通过模块库约束设计空间。
- 结合模块选择／连接的分步提示、相似案例和基于规则的迭代校对。
- 构建包含 30 个真实任务和 2,000 个合成任务的评测，并报告对比与消融实验。

### 局限性与注意事项

- 真实任务只有 30 个，完整方法成功 7 个；成功率受小样本影响，不能证明对任意拓扑都有效。
- 合成任务与模块库、自动规则紧密相关；规则通过不等于电性能、工艺、版图或制造可行性已验证。
- 基线和本方法的合成样本量及核验方式不同；方法间仍需更统一的样本和评价口径。
- 方法依赖可用子电路库、领域规则及相似案例；超出规则或库范围的任务可能需要扩展。